Управление
таким ЦАП удобно производить с помощью
функционального счетчика который должен
иметь девять разрядов Q1
и таблицу переключений (табл. 3.3),
определяющую код работы функционального
счетчика. Цикл работы составляет 18 тактов и
требует 18 синхроимпульсов С.
Схема
функционального счетчика приведена на рис.
3.44. Счетчик собран на девяти JK
– триггерах (элементы 1 - 9) типа К155ТВ1,
имеющих по три J
– входа и три К – входа, объединенных по И.
Триггеры имеют асинхронные установочные R
и S
входы. На этих триггерах собран
девятиразрядный резистор сдвига. RS
– триггер (элемент 10) применяется для
задания режима работы функционального
счетчика. С этой же целью используются еще
два элемента 3И-НЕ (элементы 11 и 12).
Синхронизирующие импульсы поступают от
кнопки “СИ” (синхроимпульсы), и для
устранения возможного “дребезга”
применяются логические схемы 2И-НЕ (элементы
13-14).
Функциональный
счетчик позволяет получать различные
кодовые последовательности. Линейно -
нарастающую кодовую последовательность
получаем, когда триггеры регистра сдвига 1-9
последовательно от первого к последнему
устанавливаются в состоянии “1”, а затем
все одновременно устанавливаются в
состояние “0”. Линейно убывающую кодовую
последовательность, когда триггеры
регистра сдвига последовательно от
последнего к первому устанавливаются в
состояние “0”, а затем все одновременно
устанавливаются в состояние “1”.
Можно
получить линейно-нарастающе-убывающую
кодовую последовательность. Именно этой
кодовой последовательности соответствует
основной режим работы, используемый в
калибраторе фазы и описываемый таблицей
переключений (табл. 3.3).
Рассмотрим
этот режим работы. В исходном состоянии
триггеры 1-9 находятся в состоянии “0”,
триггер 10 в состоянии “1”. На третьи входы
элементов ЗИ-НЕ (элементы 11-12)
устанавливается логический “0”
переключателями S1
и S2.
При этом на асинхронные R
и S
входы триггеров регистра сдвига поступает
“1”.
Первый
синхронизирующий импульс устанавливает
триггер 1 в состояние “1”, не изменяя
состояния других триггеров. После этого
второй JK
– триггер регистра сдвига подготовлен к
записи “1” по третьему J–входу.
Второй синхронизирующий импульс
устанавливает триггер 2 в состояние «1» и по
третьему J-входу
подготавливает следующий триггер к приему
“1”. Аналогично с приходом каждого
последующего синхроимпульса и в
соответствии с табл. 3.3 происходит
переключение в “1” триггеров регистра
сдвига до прихода девятого импульса. С
приходом девятого синхроимпульса
последний JK-
триггер регистра сдвига переходит в “1”.
При этом RS-
триггер (элемент 10) переходит в состояние
“0”. Переход RS-триггера
в состояние “0” подготавливает все
триггеры регистра сдвига к приему “0”. Так
у девятого JK–триггера
на два J-входа
теперь поступает “0”, и на все три К - входа
поступает “1” с выходов вспомогательного RS-триггера.
Таким образом, последний JK-триггер
готов к приему “0”. Остальные же восемь JK-триггеров
будут последовательно готовиться к приему
«0» путем подачи на первые К - входы
недостающей “1” при переходе в состояние
“0” находящегося справа от него JK-триггера.
В этом случае на инверсном выходе JK-триггера
появляется логическая “1”.
Таблица
3.3
С
|
В
Ы Х О Д Ы
|
Q1
|
Q2
|
Q3
|
Q4
|
Q5
|
Q6
|
Q7
|
Q8
|
Q9
|
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
|
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
|
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
|
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
|
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
|
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
0
|
0
0
0
0
0
0
1
1
1
1
1
1
1
0
0
0
0
0
0
|
0
0
0
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
|
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
0
0
|
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
|
|
|
|
|
|
|
|
|
|
|
|
|
Последний
девятый JK-триггер регистра сдвига перейдет
в состояние “0” сразу после прихода
десятого синхроимпульса. Состояние же
других JK-триггеров
не изменится. Одиннадцатый синхроимпульс
устанавливает восьмой триггер регистра
сдвига в состояние “0”. Аналогичные
переключения происходят в соответствии с
кодом табл. 3.3 до прихода семнадцатого
синхроимпульса. Восемнадцатый импульс
приводит регистр сдвига в исходное
состояние.
С
появлением логического “0” на прямом
выходе первого JK-триггера
дополнительный RS-триггер
переходит вновь в состояние “1”. Ранее к
переходу в состояние “1” он был
подготовлен по входу R
после десятого синхроимпульса логической
“1” на инверсном выходе девятого JK-триггера.
Все время между девятым и восемнадцатым
синхроимпульсами RS-триггер
находился в режиме хранения (также как
между первым и девятым синхроимпульсами).