АГ1

+

+

+

+

2-а моностабильных одновибратора

ГГ1

+

+

Генератор с ФАПЧ

ИД1

+

+

+

Двоично-десятичный декодер

ИД2

+

Дешифратор двоичного кода в семисегментный

ИД3

Дешифратор двоичного кода в семисегментный

ИД4

Дешифратор возбуждения

ИД5

Стробируемый дешифратор

ИД6

+

+

+

ИД7

ИЕ1

6-разрядный двоичный счетчик

ИЕ10

+

+

+

+

Два 4-разрядных счетчика

ИЕ11

+

+

+

4-разрядный двоичный реверсивный счетчик

ИЕ12

+

15-разрядный делитель частоты и двоичный счетчик на 60

ИЕ13

Двоичный счетчик с устройством управления

ИЕ14

+

+

+

Двоично-десятичный 4-разрядный реверсивный счетчик с предустановкой

ИЕ15

Программируемый счетчик

ИЕ16

14-разрядный двоичный счетчик-делитель

ИЕ17

Двоичный счетчик с устройством управления (календарь)

ИЕ18

Двоичный счетчик на 60 с 15-разрядным делителем частоты, генератором сигнала звонка

ИЕ19

+

+

+

5-разрядный счетчик Джонсона с предустановкой

ИЕ2

+

5-разрядный счетчик

ИЕ20

ИЕ21

ИЕ22

3-декадный двоично-десятичный счетчик с регистром памяти

ИЕ3

Счетчик по модулю 6 с выводом на 7-сегментный индикатор

ИЕ4

Счетчик по модулю 10 с выводом на 7-сегментный индикатор

ИЕ5

15-разрядный делитель частоты

ИЕ7

+

+

+

ИЕ8

+

+

+

Десятичный счетчик делитель

ИЕ9

+

+

+

Счетчик-делитель на 8

ИК1

Строенный мажоритарный элемент

ИК2

Схема управления 5-разрядными 7-сегментными индикаторами в мультиплексном режиме

ИМ1

+

+

4-разрядный сумматор

ИП2

4-разрядная схема сравнения

ИП3

Ариметическо-логическое устройство

ИП4

Схема сквозного переноса

ИП5

Универсальный двухразрядный умножитель

ИП6

9-разрядный контролер четности

ИР1

18-разрядный сдвигающий регистр

ИР10

8-разрядный сдвигающий регистр

ИР11

Многоцелевой регистр (8*4) бит

ИР12

Многоцелевой регистр (4*4 бит)

ИР13

12-разрядный регистр последовательного приближения

ИР14

+

+

+

ИР16

Регистровое ЗУ 16*4 бит

ИР2

+

+

+

Два 4-разрядных регистра сдвига

ИР3

4-разрядный сдвигающий регистр

ИР4

64-разрядный регистр сдвига

ИР6

8-разрядный сдвигающий регистр

ИР9

+

+

+

4-разрядный последовательно- параллельный регистр

КП1

+

+

+

Двойной 4-канальный мультиплексор

КП2

+

+

+

8-канальный мультиплексор

КП6

4-разрядный коммутатор для АТС со встроенной памятью состояния матрицы ключей

КТ1

+

+

4 двунаправленных переключателя

КТ3

+

+

+

4 двунаправленных переключателя

ЛА10

+

+

+

2 логических элемента 2И-НЕ с открытым стоком

ЛА7

+

+

+

+

4 логических элемента 2И-НЕ

ЛА8

+

+

+

+

2 логических элемента 4И-НЕ

ЛА9

+

+

+

+

3 логических элемента 3И-НЕ

ЛЕ10

+

+

+

+

3 логических элемента 3ИЛИ-НЕ

ЛЕ5

+

+

+

+

4 логических элемента 2ИЛИ-НЕ

ЛЕ6

+

+

+

2 логических элемента 4ИЛИ-НЕ

ЛИ1

+

+

+

Элемент 9И и элемент НЕ

ЛН1

+

+

+

6 логических элементов НЕ с блокировкой и запретом

ЛН2

+

+

+

6 логических элементов НЕ

ЛН3

6 повторителей с блокировкой для видеомагнитофонов с 3 состояниями

ЛН5

6 логических элементов НЕ

ЛП1

+

Элемент логический универсальный. Разработаны модели интегральных полевых транзисторов комплементарной структуры, входящих в эту ИС.

ЛП11

2 логических элемента 4ИЛИ-НЕ и логический элемент НЕ

ЛП12

2 логических элемента 4И-НЕ и логический элемент НЕ

ЛП13

+

+

+

Три 3-входовых мажоритарных элемента

ЛП2

+

+

+

4 двухвходовых элемента "Исключающее-ИЛИ"

ЛП4

2 логических элемента 3ИЛИ-НЕ и логический элемент НЕ

ЛС1

3 логических элемента 3И-ИЛИ

ЛС2

+

+

+

4 логических элемента И-ИЛИ

ПР1

8-разрядный преобразователь последовательного кода в параллельный

ПУ1

5 преобразователей уровня КМОП-ТТЛ

ПУ2

6 преобразователей уровня с инверсией

ПУ3

6 преобразователей уровня

ПУ4

+

+

+

6 преобразователей уровня

ПУ5

Преобразователи уровня

ПУ6

4 преобразователя уровня

ПУ7

6 преобразователей уровня логических уровней с низкого на высокий с инверсией

ПУ8

6 преобразователей уровня лог. ур. с низкого на высокий без инверсии

ПУ9

8-разрядный двунаправленный преобразователь уровня для сопряжения ТТЛ-КМОП

РП1

Буферное ЗУ с организацией 8*4

РУ2А

+

ОЗУ 256*1 бит

РУ2Б

+

РУ2В

+

СА1

12-разрядная схема сравнения

ТВ1

+

+

+

2 триггера J-K

ТЛ1

+

+

+

4 триггера Шмитта с входной логикой 2И-НЕ

ТМ1

+

2 D-триггера со сбросом

ТМ2

+

+

+

2 D-триггера

ТМ3

+

+

+

4 D-триггера

ТР2

4 R-S-триггера

ТР5

+

+

+

УМ1

Усилитель индикации